Моделирование логическое

Большие значения Гм обусловливают применение для анализа тестов наиболее экономичных методов моделирования логических и функциональных схем. Обычно используют параллельное синхронное трехзначное моделирование. Трехзначный алфавит целесообразен для отбраковки входных векторов Xft, приводящих к состязаниям сигналов в блоке, из-за которых результаты применения теста могут стать неопределенными. [c.259]

Моделирование логически) связей = [c.492]

Простота закона управления (1.4) не только предельно упрощает те.хническую реализацию автоматической подналадки, не требующей в данном случае статистической обработки входных данных. Оказывается весьма простой и процедура оценки коэффициента 6, для чего применяют имитационное моделирование процесса автоматической подналадки с помощью ЭВМ. В основу указанного моделирования, логическая схема которого представлена на рис. 1.8, закладывается разностное уравнение, описывающее процесс подналадки [c.27]

Событийный метод организации вычислений способствует ускорению моделирования, особенно в схемах большого размера. Событийное моделирование логических схем характеризуется обращением к модели любого элемента, если только произошли изменения переменных хотя бы на одном из входов элемента. В сложных цифровых устройствах на каждом такте синхронизации происходит переключение не более нескольких процентов логических элементов. Это означает, что применение событийного метода может привести к сокращению машинного времени на моделирование в несколько раз. [c.123]

При моделировании логической деятельности космонавта по >правлению кораблем используются алгоритмические описания Для изображения операторских схем алгоритмов используются два класса операторов арифметические и логические Первые производят действия, связан]1Ые с вычислением, вторые предназначаются для проверки справедливости заданных условий и выработки признаков, обозначающих рез>льтат проверки [c.237]

Из ЭВМ, используемых в САПР, основную часть составляют универсальные, а также комплексы АРМ, ИРС и РМП на базе таких ЭВМ. Специализированные ЭВМ предназначены для решения узкого круга задач проектирования конкретных технических объектов. Примером таких ЭВМ могут служить моделирующие логические ЭВМ, применяемые только для логического моделирования отдельных устройств и ЭВМ в целом. [c.11]

Программные средства гибки и доступны, аппаратные средства сложнее в реализации и специализированы. Соотношение по стоимостным затратам между аппаратными и программными средствами постоянно меняется в направлении снижения стоимости аппаратных средств. Поэтому общей тенденцией развития ВС является реализация все большего числа программных функций аппаратными средствами. Примерами этой тенденции могут служить ЭВМ, аппаратно реализующие трансляторы с алгоритмических языков, программы логического моделирования и т. п. [c.15]

ЭВМ и ВС для выполнения отдельных проектных процедур (например, машина логического моделирования или ЭВМ для трассировки печатных плат) [c.71]

При автоматизации технологического проектирования необходимо учитывать характер и взаимосвязь большого числа факторов, влияющих на построение технологического процесса и определяющих экономическую эффективность изготовления изделий и их качество. С этой целью проводят структурную и параметрическую оптимизацию технологических процессов и их моделирование на основе структурно-логических и функциональных моделей. [c.5]

Для синхронного моделирования (решения систем логических уравнений) используются итерационные методы простой итерации и Зейделя. [c.251]

Другим способом повышения эффективности является параллельное моделирование, основанное на том, что для представления логической переменной достаточно k разрядов, где k= в двузначном алфавите и в трехзначном. Тогда моделирование одной и той же схемы можно выполнять одновременно для m sjk различных наборов входных сигналов, где s — количество разрядов в разрядной сетке ЭВМ. Подобное параллельное моделирование эффективно используется при синтезе тестов для проверки логических схем, где требуется определить реакцию схемы на большое количество входных тестовых наборов. [c.253]

Наиболее общим направлением повышения эффективности математического обеспечения как синхронного, так и асинхронного моделирования является учет событийности. При анализе логических и функциональных схем событием называют изменение состояния любого элемента или, что то же самое, изменение значения любой переменной состояния. В процессе событийного моделирования вычисления производят только по уравнениям активных элементов, т. е. таких элементов, на входах которых на данном такте или итерации произошли события. [c.253]

При имитационном моделировании процессов не требуется преобразовывать аналитические выражения в специальную систему уравнений относительно искомых величин. Для имитационного моделирования характерно воспроизведение на ЭВМ явлений, описываемых математической моделью, с сохранением их логической структуры и последовательности чередования во времени. [c.349]

Схема организации процесса имитационного моделирования при автоматизированном проектировании приведена на рис. 7.1. На первом этапе формируется цель проектирования. Анализируя требования ТЗ на проектирование, оценивают сложность проектируемого объекта и определяют наиболее рациональный путь нахождения математической модели объекта проектирования и ее реализации для целей проектирования — путем имитационного моделирования, путем решения задач математического программирования и т.д. На этапе формирования имитационной модели осуществляется переход от представлений о реальной системе к абстрагированию, к некоторой логической схеме. Подготовка данных состоит в выборе данных, необходимых [c.353]

Исходными данными для моделирования являются структурная схема процессора и ограничения ТЗ на ряд параметров (быстродействие, точность и т.д.). Структурная схема дает представление о входящих в его состав блоках и связях между ними. Имитационная модель позволяет представить работу процессора путем абстрагирования способа реализации логических зависимостей (определяемых микропрограммами реализации операций) в виде последовательности выполнения логических операторов. Схе-ма алгоритма моделирования должна быть эквивалентной структурной схеме процессора. По схеме алгоритма производится компоновка отдельных программных модулей, описывающих функционирование реальных блоков процессора, в единую программу. Поскольку обработка элементов программы происходит последовательно, порядок их расположения соответствует распространению исходной информации по всем блокам по мере ее прохождения от входа к выходу. За исходную информацию принимается содержимое всех регистров процессора в начальный момент времени. [c.355]

Одним из наиболее перспективных путей развития технического обеспечения САПР является разработка и применение специализированных процессоров или ЭВМ, ориентированных на выполнение однотипных трудоемких проектных процедур. Выше (стр. 254) говорилось о специализированных ЭВМ для логического моделирования, позволяющих ускорить решение задач моделирования на несколько порядков. Другими примерами специализированных процессоров или ЭВМ для САПР служат трассировочные машины, процессоры для быстрого преобразования Фурье, процессоры графических процедур. Известны и такие специализированные процессоры, как процессоры СУБД, процессоры для ускорения выполнения матричных операций и т. п. Актуальность построения специализированных процессоров для САПР обусловлена наличием трудоемких вычислительных процедур, увеличением размерности решаемых задач, а возможности построения таких процессоров расширяются в связи с появлением СБИС, средств их проектирования и изготовления, с дальнейшим ростом степени интеграции микросхем. [c.382]

Математическое моделирование — это приближенное описание каких-либо процессов, явлений, выраженное с помощью. математической символики. Обычно это — Определенная последовательность математических и логических операций, называемая программой. Вычисление по этой программе воспроизводит ход моделируемого процесса. Современная форма реализации математического моделирования— это моделирование на электронных вычислительных машинах (ЭВМ). Такие машины — своего рода чистые бланки, на которых может быть записано описание любого процесса в виде программы. Математическое моделирование, сводящее исследование различных процессов и явлений к математическим задачам, получило в последнее время в связи с появлением ЭВМ широкое распространение в науке и технике при исследовании широкого класса задач. [c.239]

Для проверки работоспособности и оценки параметров синтезированных схем применяют процедуры анализа (верификации) функциональных и логических схем. Чаще всего их верифицируют с помощью программ моделирования, ориентированных на уровни системный, RTL или вентильный. В итерационном цикле проектирования моделирование должно осуществляться многократно сначала оно выполняется с сугубо ориентировочными значениями задержек, затем после этапа топологического проектирования повторяется уже с учетом уточненных задержек, обусловленных паразитными параметрами межсоединений. [c.131]

Следует отметить, что в СБИС проводники имеют малые площади поперечных сечений и, следовательно, увеличенное сопротивление, это приводит к тому, что по мере уменьшения проектных норм начинают доминировать задержки в межсоединениях (например, 60...70 % общей задержки в схеме в случае 0,5 мкм технологии и 80...90 % в случае 0,25 мкм технологии приходится на межсоединения). Эти задержки имеют заметный разброс и существенно влияют на быстродействие схемы. Поэтому во многих программах логического моделирования имеются модели проводников, с их помощью рассчитываются задержки в зависимости от результатов трассировки. [c.132]

Повышение эффективности моделирования логических и функциональных схем. Для повышения эффективности решения уравнений методом Зейделя целесообразно использовать диакоптический подход, в рамках которого итерации выполняются отдельно по фрагментам логической схемы. Введем следующие понятия составной элемент — множество контуров обратной связи, имеющих попарно общие связи фрагмент логической схемы — составной элемент или комбинационная схема, состоящая из взаимосвязанных логических элементов, не вошедших в составные элементы. [c.252]

В маршрутах проектирования БИС и СБИС к числу основных проектных процедур относятся верификация логических и функциональных схем, синтез и анализ тестов. В этих процедурах требуется многократное выполнение моделирования логических схем. Однако высокая размерность задач логического моделирования (СБИС насчитывают.десятки—сотни тысяч вентилей) существенно ограничивает возможности многовариантного анализа. Так, современные программы анализа логических схем на универсальных ЭВМ могут обеспечить скорость моделирования приблизительно 10 вентилей в секунду (т. е. на анализ реакции схемы из 10 вентилей на один набор входных воздействий затрачивается 1 с машинного времени), что значительно ниже требуемого уровня. Преодоление затруднений, обусловливаемых чрезмерной трудоемкостью вычислений, происходит в двух направлениях. Первое из них основано на использовании общих положений блочно-иерархического подхода и выражается в переходе к представлениям подуровня регистровых передач, рассмотренным в 4.7. Второе направление основано на применении специализированных вычислительных средств логического моделирования, называемых спецпроцессорами или машинами логического моделирования (МЛМ), Важно отметить, что появление СБИС не только порождает потребности в таких спецпроцессорах, но и обусловливает возможности их создания с приемлемыми затратами. Разработанные к настоящему времени МЛМ функционируют совместно с универсальными ЭВМ и обеспечивают скорость моделирования 10 —10 вентилей в секунду. [c.254]

Применение этих методов к моделированию логических схем удобно проиллюстрировать на гфимере схемы триггера (см. рис. 3.14). В табл. 3.8 представлены значения перел енных модели в исходном состоянии и после каждой итерации в соответствии с методом простых итераций. В исходном состоянии задают начальные (можно произвольные) значения промежуточных и выходных переменных, в данном примере это значения переменных В, Q, Р, А, соответствующие предыдущему состоянию триггера. Новое состояние триггера должно соответствовать указанным в таблице изменившимся значениям входных сигналов Л, S и С. Вычисления заканчиваются, если на очередной итерации изменений переменных нет, что и наблюдается в данном примере на четвертой итерации. [c.124]

Сильной особенностью IDEF IX является его поддержка моделирования логических типов данных через использование структуры классификации. Эта конструкция является попыткой отразить модель реального мира, данные о которых представляются либо блоками, либо сущностями, попыткой промоделировать типы данных вещей. Эти отношения категоризации представляют взаимно исключающие подмножества родовой сущности или множества. Подмножества общего надмножества не могут иметь общих экземпляров. Например, родовая сущность ОСОБА имеет два подмножества, представляющих полный набор категорий, а именно, МУЖЧИНА и ЖЕНЩИНА. Ни один экземпляр подмножества МУЖЧИНА не может быть экземпляром подмножества ЖЕНЩИНА, и наоборот. Уникальный идентификатор атрибута для каждого подмножества [c.20]

Несколько слов уместно сказать здесь об одном общем методе исследования задач механики жидкости и газа, который, правда, насчитывает уже большую историю, но получил наиболее плодотворные применения на 306 протяжении последней четверти века. Это —метод подобия и размерности. Истоки его уходят в XIX в. (и даже в XVIII и XVII вв.). Но тогда он не являлся общим инструментом научного исследования, а лишь использовался в качестве вспомогательного средства в вопросах моделирования. Логические и математические основы метода были подвергнуты серьезному анализу в начале XX в., когда он получил трактовку, близкую к современной. [c.306]

Подсистема логического проектирования ПУЛЬС предназначена для моделирования распространения сигналов и получения временных диаграмм. В подсистеме конструкторского проектирования выполняют процедуры компоновки и трассировки межсоединений в БИС, В подсистеме выдачи документании производятся оформление конструкторской документации и изготовление управляющих лент для технологи- [c.88]

На функционально-логическом уровне необходим ряд положений, упрощающих модели устройств и тем самым позволяющих анализировать более сложные объекты по сравнению с объектами, анализируемыми на схемотехническом уровне. Часть используемых положений аналогична положениям, принимаемым для моделирования аналоговой РЭА. Во-первых, это положение о представлении состояний объектов с помощью однотипных фазовых переменных (обычно напряжений), называемых сигналами. Во-вторых, не учитывается влияние нагрузки на функционирование элементов-источников. В-третьих, принимается допущение об однонаправленности, т. е. о возможности передачи сигналов через элемент только в одном направлении — от входов к выходам. Дополнительно к этим положениям при моделировании цифровой РЭА принимается положение о дискретизации переменных, их значения могут принадлежать только заданному конечному множеству—алфавиту, например двоичному алфавиту 0,1 . [c.189]

Моделирование цифровой РЭА возможно с различной степенью детализации. На логическом (вентильном) подуровне функционально-логического проектирования в качестве элементов аппаратуры рассматривают простые схемы типа вентилей, на регистровом подуровне элементами могут быть как отдельные вентили, так и любые более сложные сочетания простых схем, например регистры, счетчики, дешифраторы, сумматоры, арифметико-логические устройства и т. п. [c.189]

Методы решения логических уравнений. Анализ переходных процессов в логических схемах выполняют с помо-щь 0 асинхронных моделей (4.56), т. е. на основе асинхронного моделирования. К началу очередного такта ti известны значения векторов внутренних V/= U]<, V2i, Vni) и входных Ui переменных. Подставляя V и U,- в правую часть выражений (4.57), получаем новые значения которые примут внутренние переменные в моменты времени где ТА — внутренняя задержка распространения сигнала Vk в соответствующем элементе схемы. Далее переходим к следующему такту, в котором вычисления по (4.57) повторяются со значениями векторов V и U, соответствующими новому моменту времени (напомним, что время измеряется в количестве тактов). Асинхронное моделирование называют потактовым. [c.250]

Логико-электрическое моделирование является незаменимым способом анализа сложных цифроаналоговых схем, поскольку позволяет резко сократить размерность задач, благодаря использованию логических моделей для цифровой части при сохранении необходимой точности анализа, благодаря использованию электрических моделей для аналоговой части схемы. Логико-электрическое моделирование позволяет повысить эффективность решения также ряда задач проектирования цифровой аппаратуры, если в анализируемой логической схеме имеются отдельные фрагменты, требующие для своего адекватного представления моделей схемотехнического уровня. [c.255]

Математические модели называют функциональными, если они отражают процессы, протекающие в объекте при его функционировании, или структурными, если они отражают топологические или геометрические свойства объекта. Типичными функциональными моделями на микроуровне являются дифференциальные уравнения в частных производных с заданными краевыми условиями. Для их решения в САПР применяют методы конечных разностей или конечных элементов. Функциональные модели на макроуровне представляют собой обыкновенные дуфференциальные уравнения. Наибольшее распространение для их решения получили неявные или комбинированные методы численного интегрирования. Для моделирования на метауровне наравне с обыкновенными дифференциальными уравнениями используют модели массового обслуживания и логические уравнения. [c.80]

Дальнейшее ветвление вариантов происходит за счет возможностей многовариантного построения вычислительных алгоритмов для реализации одних и тех же моделей и методов. Совокупность вычислительных алгоритмов с учетом логических связей между ними и разделения процедур между человеком и машиной можно рассматривать как конечную функциональную (имитационную) модель автоматизированного ПП, готовую к реализации в САПР. Нарастание числа вариантов по мере перехода от семантических моделей к математическим и информационным, а затем к алгоритмическим требует сравнительного анализа этих вариантов и выбора наилучшего. Однако разработка формального аппарата многовариантного синтеза логико-вычислительных алгоритмов ПП для САПР находится в начальной стадии. Отдельные результаты теоретического плана еш,е не привели к созданию и внедрению в инженерную практику формальной методологии синтеза ПП в САПР. Поэтому этап моделирования ПП, очень важный для разработки САПР и их подсистем, все еще выполняется неформально на основе H Ky Vea и опыта проектировщиков ЭМП и разработчиков САПР. [c.118]

Экспериментальный подход использует статистические методы численного анализа ограничений при различных фиксированных входных величинах. Так, например, можно осуществить упорядоченный или случайный перебор точек в допустимом множестве Dz. Если считать, что N — полное число перебираемых точек, а Nj — число точек, в которых нарушается ограничение Hj, то отношение NjIN будет характеризовать вероятность нарушения данного ограничения. При малой вероятности нарущения ограничение можно считать несущественным. Несмотря на логическую простоту, возможности экспериментального подхода также сильно ограничены из-за большой размерности задачи. Поэтому разработку достаточно универсальных, формализованных методов выделения существенных ограничений можно также отнести к числу нерешенных проблем расчетного моделирования ЭМП. [c.123]

Следовательно, синергетика логически связана с теорией нелинейных колебаний и волн, которая ыожет служить общей теорией структур в неравновесных средах. В связи с этим и методы, используемые при изучении нелинейных колебаний и волн, могут применяться и для описания структур в неравновесных средах. Примеры применения теории нелинейных колебаний при математическом моделировании диссипативных систем в окрестностях точки бифуркации даны в [13, 14]. [c.253]

В последнее время значительное внимание уделяется процедурам совмещенного проектирования программной и аппаратной частей СБИС (SW/HW - Software/Hardware odesign). Если в традиционных маршрутах проектирования разделение алгоритмов на части, реализуемые программно и аппаратно, происходит на самых ранних шагах, то в технологии совмещенного проектирования эта процедура фактически переносится на уровень RTL и тем самым входит в итерационный проектный цикл и может привести к более обоснованным проектным решениям. Примером подхода к совмещенному проектированию может служить методика моделирования на уровне исполнения системы команд, в соответствии с которой моделируются события, происходящие на внешних выводах таких устройств, как арифметико-логическое, встроенная и внешняя память, системная шина и т.п. Благодаря совмещенному проектированию удается не только на ранних стадиях проектирования найти и исправить возможные ошибки в аппаратной и программной частях проекта, но и отладить контролирующие тесты [12]. [c.131]

Совмещенное проектирование аппаратных и программных частей успешно применяется при проектировании систем на кристалле (So - System-on- hip) для встроенной аппаратуры. При этом аппаратная часть целевого процессора представляется моделью уровня системы команд. Модель может быть описанием архитектуры процессора или расписанием работы шины процессора на языке VHDL, но возможно использование и аппаратного тестера. При этом скорость моделирования сравнительно невелика. Повышения производительности достигают в том случае, если моделирование операций обращения к памяти выполняют не в аппаратном, а в логическом симуляторе. [c.131]

В программах временного анализа на функционально-логическом уровне преимущественно используют событийное (event-driven) асинхронное логическое моделирование с многозначной логикой. [c.132]

Энциклопедия по машиностроению XXL

Оборудование, материаловедение, механика и ...