Регистры процессора

Исходными данными для моделирования являются структурная схема процессора и ограничения ТЗ на ряд параметров (быстродействие, точность и т.д.). Структурная схема дает представление о входящих в его состав блоках и связях между ними. Имитационная модель позволяет представить работу процессора путем абстрагирования способа реализации логических зависимостей (определяемых микропрограммами реализации операций) в виде последовательности выполнения логических операторов. Схе-ма алгоритма моделирования должна быть эквивалентной структурной схеме процессора. По схеме алгоритма производится компоновка отдельных программных модулей, описывающих функционирование реальных блоков процессора, в единую программу. Поскольку обработка элементов программы происходит последовательно, порядок их расположения соответствует распространению исходной информации по всем блокам по мере ее прохождения от входа к выходу. За исходную информацию принимается содержимое всех регистров процессора в начальный момент времени. [c.355]

Формирование машинного слова производится путем последовательных размещений в ячейках кодовых сигналов четырех АЦП. Перепись информации с выходных ячеек во второй регистр (регистр хранения) производится каждым 25-м управляющим тактом. Второй регистр процессора содержит также 288 ячеек памяти. Для последовательно-параллельной передачи информации в форматах машинных слов выход второго регистра подключен к восьми системам ключей (по числу машинных слов в цикле одного синхронного измерения). При подаче разрешающих сигналов на системы ключей производится поочередное считывание информации в форматах машинных слов. Разрешение передачи информации по каждой системе ключей длится в течение трех тактов управляющих импульсов, что соответствует времени передачи каждого машинного слова. [c.46]

Дополнительная связь ЭВМ с объектом состоит из двух цифровых вольтметров (см. рис. 2.5), измеряющих напряжение и ток генератора (напряжение на шунте). С выходов вольтметров в цифровой форме через схему сопряжения сигналы подаются на входы регистров. Процессор рассчитывает мощность генератора, сравнивает с заданной по программе мощностью для каждого момента времени и выдает ошибку напряжения в цифровом коде на цифроаналоговый преобразователь (ЦАП). С выхода ЦАП ошибка напряжения в. аналоговой форме поступает на вход внешнего управления регулятора мощности. Регулятор мощности устанавливает ток возбуждения генератора, интегрируя ошибки напряжения. Управление переходным процессом при изменении мощности тепловой нагрузки и сбором информации можно осуществлять также с дисплея через выходной регистр КАМАКа. [c.71]

Кроме вышеуказанных, регистровая память МП содержит регистры процессора обработки чисел с плавающей точкой, системные и некоторые другие регистры. [c.116]

На этапе ИСТ вычисляется действительный адрес операнда-источника, и операнд загружается в один из внутренних регистров процессора. Для некоторых режимов адресации требуется второе слово команды, в этом случае после извлечения его из памяти выполняется увеличение РС. [c.106]

Основными особенностями структуры центрального процессора являются безадресная система команд, динамическое распределение сверхоперативных регистров, работа с полями переменной длины, виртуальная память емкостью 2 2 слов, распределение оперативной памяти сегментами переменной длины, организация параллельных процессов и т. п. [c.334]

На МП-систему поступает аналоговый сигнал f/i, который преобразуется в блоке АЦП в последовательность двоичных чисел. Обработкой цифровой информации управляет процессор в зависимости от выбранной программы работы (вида демодуляции). Необходимую коммутацию в системе при переходе от одной программы работы к другой осуществляет блок управления регистром работ (БУР). [c.106]

ЦП — центральный процессор ЕМУ — блок микропрограммного управления ППЗУ МК постоянное запоминающее устройство с программами работ КР — конвейерный регистр [c.108]

ППС с общей памятью требует сложную операционную систему и приводит к серьезным потерям времепи. Избежать этих недостатков удается при организации памяти блоками, т. е. система, содержащая р процессоров, будет иметь еще тп устройств памяти. Простейший способ связать контроллер, процессор и блоки памяти — это шина. Шина может быть пассивной, когда операции преобразователя полностью контролируются интерфейсами шины посылающих и принимающих устройств. Чтобы упростить процесс трансформации, используется централизованный арбитр шины. Шина может иметь разрядность полного слова или одного байта, и она может оперировать только одним битом в данный момент времени. Обычно все биты шины передаются параллельно. Чтобы увеличить скорость, иногда используются буферные регистры. [c.101]

Причем в течение указанного промежутка времени регистр адреса хранит код адресной части команды, полученной из центрального процессора, т. е. [c.46]

Код управляющего слова канала Qi передается из центрального процессора в регистр управляющего слова соответствующего канала. [c.48]

В, С, D, Е, И, L являются регистрами общего назначения (РОН) и допускают программное объединение парами в 16-битовые регистры (В, С), (D, Е), (Н, L), В-, D- и Н- пары соответственно. Ячейка памяти (внешний регистр), адрес которой определяется Н-парой, обозначается М. Регистр А — аккумулятор (сохраняет результат, получаемый при выполнении операции), он также относится к числу РОН F — регистр признаков результата операции, его разряды соответствуют так называемым флажкам бит 7 — флажку S знака, бит 6 —флажку Z нуля, бит 4 —флажку АС вспомогательного переноса [перенос из третьей тетради в четвертую при обработке 2-байтовых (4-тетрадных) слов], бит 2 — флажку Р параметра (четности числа единиц в коде), бит О — флажку С переноса. Содержимое регистров А и F образует слово состояния процессора (ССП). [c.155]

Устройства комплекса подключаются к унифицированному каналу связи высокого быстродействия (общей шине). Это обеспечивает единый метод связей между устройствами комплекса обращение к регистрам внешних устройств как к ячейкам оперативной памяти, т. е. не требуется специальных команд ввода-вывода возможность обмена информацией между устройствами комплекса минуя процессор возможность компоновать систему в соответствии с требованиями заказчика, легко расширять ее, модернизировать и обслуживать. [c.885]

Кроме этого, ЭВМ должна иметь возможность изменять указатель стека. В некоторых случаях для ЭВМ полезно иметь возможность считывания состояния указателя, легче всего это осуществить при размещении стека в оперативной памяти. С другой стороны, применение для стека специальных регистров предотвращает опасность занесения дисплейным процессором какой-либо информации в занятую область памяти ЭВМ, например, распространение стека в область, занятую программой или дисплейными файлами. [c.88]

Дисплейный файл практически представляет собой программу, предназначенную для исполнения дисплейным процессором. Ему присущи многие особенности обычной программы для ЭВМ в нем имеются команды передачи управления, подпрограммы, команды непосредственной загрузки регистров данными, содержащимися в команде. Такая программа в значительной мере исполняется как обычная программа для ЭВМ с использованием программного счетчика. Дисплейные файлы можно даже формировать тем же способом, что и программы для ЭВМ, т. е. писать команды для представления желаемого изображения и затем переводить их в двоичный вид. [c.103]

Совмещение преобразований является одной из наиболее сложных задач, с которыми приходится иметь дело графической системе общего назначения. Особенно сложно выполнять эту работу дисплейному процессору, так как при этом необходимо читать содержимое регистров с коэффициентами преобразования, умножать их на новые коэффициенты и вместо старого содержимого регистров помещать в них полученные результаты. Практически в этом случае необходим процессор, обладающий такими же арифметическими возможностями, что и ЭВМ общего назначения.В этом одна из причин того, почему аппаратное выполнение преобразований обходится так дорого. [c.153]

При обслуживании одним дисплейным процессором нескольких дисплеев должна быть обеспечена независимость работы с различными дисплейными файлами. Если в одном из дисплейных файлов окажется некорректная команда, то это не должно отразиться на работе других дисплеев. При обслуживании нескольких пользователей необходимо обеспечить запись состояний всех регистров дисплейного процессора и их восстановление при возобновлении обработки дисплейного файла каждого пользователя. [c.558]

Во всех моделях минимальной адресуемой единицей информации является байт. В СМ-3 и СМ-1300 обеспечивается возможность адресации до 64 Кбайт, в СМ-4 — до 256 Кбайт, а в моделях СМ-1420 и СМ-1600 — до 2 Мбайт. Адресация производится через один из регистров общего назначения (РОН) процессора. Номер этого регистра указывается в формате команды, и на обращение к нему при исполнении команды практически не затрачивается время. Содержимое регистра интерпретируется в зависимости от режима адресации, который также задается в формате команды. Общее количество регистров, так же как и режимов адресации, восемь, т. е. для спецификатора адреса требуется всего 6 разрядов. [c.88]

Важной особенностью всех моделей является использование магистрального интерфейса Общая шина , в котором обмен информацией (адресами, данными и управляющими сигналами) между процессором и памятью осуществляется по тому же принципу, что и между процессором и внешними устройствами (ВУ). Благодаря применению такого интерфейса отпадает необходимость в специальных командах ввода-вывода процессора повышается гибкость работы процессора с ВУ, поскольку все адресные команды могут использоваться для передачи и обработки информации в регистрах ВУ. Для адресации регистров ВУ, адресуемых так же, как и ячейки ОЗУ, отводится 4К старших слов адресного пространства. [c.88]

В состав процессора входят 8 регистров общего назначения, которые используются как для запоминания промежуточных результатов, так и в процессе вычисления адресов операндов при различных режимах адресации. [c.88]

Регистр слова состояния процессора [c.89]

Важным элементом аппаратуры центрального процессора является регистр слова состояния процессора (Р5Ш), имеющий следующий формат [c.89]

В процессорах (СМ-4, СМ-1600, СМ-1420) предусмотрены два режима работы системный и пользовательский. Режим, в котором в текущий момент находится процессор, определяется битами СМ в регистре PSW 00 — система, И—пользователь, 01 и 10 —не используются. Изменение бит СМ происходит, как правило, при прерываниях. При этом биты СМ аппаратно загружаются в биты РМ, а в СМ загружается" информация из вектора прерывания. Необходимость бит РМ диктуется тем, что при смене режима (с системы на пользователь или наоборот) может возникнуть необходимость в обмене информацией между текущей программой и программой, которая выполнялась до смены- режима. [c.90]

Основное отличие между внутренними и внешними прерываниями (оба они относятся к классу аппаратных прерываний) заключается в том, что программист не может заблокировать внутренние прерывания, а внешними прерываниями он может управлять с помощью приоритета процессора в PSW и бита разрешение прерывания , который имеется в регистре управления и состояния каждого УВВ. [c.92]

На этапе ВБК из памяти выбирается первое слово команды и помещается в специальный аппаратный регистр команд (РК). Содержимое этого регистра определяет алгоритм поведения процессора на всех этапах выполнения текущей команды. На этапе выборки всегда осуществляется увеличение РС. [c.106]

Процессор СМ-4 имеет более сложную внутреннюю организацию. Структурная схема центрального процессора СМ-4 приведена на рис. 2.2. По существу, процессор состоит из следующих основных узлов обрабатывающего блока (верхняя часть рисунка), устройства управления (нижняя часть рисунка), расширителя арифметики (РА) и диспетчера памяти (ДП). На приведенном рисунке во всех условных обозначениях используются буквы русского алфавита, за исключением регистров PSW (состояние процессора), SP (указатель стека), РС (счетчик команд) и R0—R5 (общие регистры), где используются обозначения, принятые в архитектуре программного уровня [16]. [c.108]

В процессе работы может возникнуть необходимость в обмене информацией между текущей программой и программой, которая выполнялась до смены режима (как правило, такая необходимость бывает, когда текущий режим — система , а предыдущий — пользователь ). Такой обмен удобно осуществлять через область стека. В процессорах СМ-4 и СМ-1420 имеются два указателя стека один для системного режима, другой — для пользовательского. Причем как в системных, так и в пользовательских програм-мах указатель стека на Ассемблере обозначается одинаково —SP или R6, а аппаратура диспетчера памяти в зависимости от текущего режима адресуется в местную память процессора либо к регистру 06 (системный стек), либо к регистру 16 (пользовательский стек). [c.118]

Система прерываний. Аппаратно-программные средства ЕС ЭВМ обеспечивают работу в многопрограммном режиме. Перед выполнением любой программы, хранящейся в оперативной памяти, в специальном регистре процессора формируется слово состояния программы (ССП). Содержимое ССП )гказывает состояние процессора (например, "счет" или "ожидание ), определяет адрес следующей выполняемой команды в состоянии "счет", различные признаки, связанные с работой системы прерывания. [c.92]

Другой вариант мультимикропроцессорной реализации адаптивного управления УИМ-28 основывается на использовании микропроцессорного набора серии К-589. В состав этого набора входят блок управления памятью, один-два модуля ПЗУ. 2-раз-рядные наращиваемые модули арифметико-логического устройства (АЛУ), четыре-пять регистров. Быстродействие АЛУ в конвейерном режиме составляет 0,1 мкс на микрокоманду, сложение модулей 32-разрядных чисел в ПЗУ выполняется за О, мкс, умножение — за 2 мкс. Как показывают расчеты [47 1, для вычисления одного такта цифрового адаптивного управления КИР за время, не превышающее 256 мкс, требуется восемь микропроцессоров типа К-589. Такое быстродействие мультимикропроцессорной системы адаптивного управления позволяет не только полностью автоматизировать процесс наведения ИГ, но и гарантировать высокое качество переходных процессоров в условиях значительной неопределенности и непредсказуемого дрейфа параметров КИР и измеряемой детали. [c.301]

Процессор ЦВМ состоит из арифметико-логического устройства (АЛУ), устройства управления (УУ), внутренних регистров (Р) и интерфейсных средств (И), обеспечивающих связь этих устройств между собой и с внешними по отношению к ним устройствами (рис. 5.1). [c.135]

Упрощенная схема дисплейного процессора показана на рис. 4.1. Команды передаются из памяти в регистр команд, где они декодируются. Затем информационное содержание команды передается в соответствующие регистры. На рис. 4.1 также показаны [c.80]

Система команд основана на простейшей архитектуре процессора с одним сумматором. Индексные регистры отсутствуют, однако допускается косвенная адресация. Команды делятся натри категории адресуемые, неадресуемые и команды ввода—вывода. Типичным примером адресуемой команды является команда [c.454]

Способы адресации ОП. Простейший способ адресации-непосредственная адресация, при которой операнд входит в команду и передается в процессор из памяти сразу за предыдущей командой. Обычно в этом случае операнд имеет ограниченную длину, например один байт. При прямой адресации в адресной части команды содержится действительный (исполнительный) адрес ячеек оперативной памяти, поэтому он сразу может быть передан в адресный регистр оперативной памяти. Однгисо при большом адресном пространстве ОП требуется большая разрядность адреса. Практически такой способ адресации используется только для ограниченной области ОП, специально отведенной для прямой адресации. При прямой регистровой адресации в адресной части команды содержится номер регистра общего назначения. В этом случае нет необходимости обращаться в ОП, так как операнд находится непосредственно в процессоре. [c.68]

Следует иметь в виду, что элементами стека, использующего указатель 5Р, могут быть только 16-разрядпые слова. Это объясняется тем, что данный стек используется аппаратными средствами процессора для сохранения и восстановления текущего состояния программы при обработке прерываний. Вообще же в оперативной памяти можно организовать любой стек (пословный или побайтный), если в качестве указателя использовать любой из общих регистров КО—К5 (эта возможность определяется наличием режимов адресации с автоувеличением и автоуменьшением). [c.89]

Микропрограммное устройство управления состоит из регистра команд, узла формирования адреса микрокоманд (УФАМ), памяти микрокоманд и регистра микрокоманд (РМК). Сразу после загрузки в РК кода машинной команды в УФАМ формируется начальный адрес микропрограммы, интерпретирующей данную команду. Содержимое адресуемой микрокоманды выбирается из ПМК и загружается в РМК. Выходы РМК в течение текущей микрокоманды управляют аппаратурой процессора. В зависимости от состояния полей БАМ (базовый адрес микрокоманды) и ТП (тип перехода) текущей микрокоманды, а также в зависимости от текущего состояния аппаратуры процессора в УФАМ формируется адрес следующей микрокоманды. [c.110]

Результатами АЛУ являются также коды условий, которые аппаратно записываются в регистр состояния процессора. В процессоре СМ-4 принято сбалансированное разделение функций управления между микропрограммами и аппаратурой. В частности, дешифрация очередной команды выполняется аппаратно. При этом в зависимости от кода команды, вида адресации, а также ряда внешних условий (например, запросов на прерывание) осуществляется микропереход на одну из 60 различных микропрограмм, интерпретирующих систему команд. Чисто микропрограмм- [c.111]

Другим составным узлом операционной части является местная память (МП), состоящая из шестнадцати шестнадцатиразрядных регистров, построенных на четырех микросхемах КР1802ИР1. МП является двухканальной, а также двухадресной, что позволяет выдавать на магистрали процессора А и В одновременно содержимое двух регистров. [c.112]

Распределение регистров МП такое же, как в процессоре СМ-4. Управление режимами работы МП осуществляется микропрограммно. Формирование адреса МП по шинам А и В происходит [c.112]

В состав операционной части процессора входит блок обмена информацией (БОИ), который построен с применением четырех микросхем КР1802ВВ1. БОИ имеет четыре двухнаправленных канала, один из которых X позволяет строить сопряжение с Общей шиной без применения дополнительной логики. В БОИ находятся регистры PSW (регистр состояния) и РК (регистр команд). [c.114]

Процессор СМ-1300 имеет однотактную систему синхронизации, при которой формируется последовательность положительных Тр) и отрицательных (Г ) импульсов с периодом следования 240 НС и длительностью 60 не. Внутренние операции и пересылки в процессоре являются синхронными и определяются состоянием регистра микрокоманды РМК, который стробируется тактовым импульсом Тп. Если в процессоре выполняются асинхронные операции обмена информацией через Общую шину по передаче данных и обслуживанию внешних прерываний, то при этом происходит останов тактовой последовательности импульсов, а состояние регистра микрокоманды РМК задает работу схемы управления вводом-выводом или прерываний. [c.114]

Устройство микропрограммного управления предназначено для управления процессом обработки информации в соответствии с системой команд процессора. В состав блока микропрограммного управления входят память микрокоманд емкостью 512 микрокоманд по 47 разрядов регистр микрокоманд узел формирования адреса микрокоманды, который построен с применением трех микросхем КР556РТ1—программируемых логических матриц (ПЛМ) с открытым коллектором. [c.114]

Процессор СМ-1420 имеет структуру, показанную на рис. 2.5. Ядром центрального процессора является 16-разрядный арифметико-логический модуль AM, построенный на базе четырехразрядных обрабатывающих секций КР1804 [8]. Кроме арифметико-логического устройства и вспомогательных регистров, AM содерл<ит местную память на 16 ячеек с возможностью чтения по двум независимым адресам (адрес А и адрес В) и записи в этом же цикле результата арифметико-логических действий (по адресу В), [c.114]

Диспетчер памяти содерл<ит два набора регистров-дескрипторов страниц 8 регистров для системы и 8 для пользователя. Используя все 8 регистров, максимальный объем активной программы (вместе с данными) может быть 32 Кслов, что и соответствует возможностям виртуальной адресации в 16-разрядном процессоре. Выбор того или другого набора регистров-дескрипторов осуществляется при помощи разрядов PSW (15—14), кроме оговоренного выше случая для команд MTPI и MFPI, когда используются разряды PSW (13—12). [c.118]

Энциклопедия по машиностроению XXL

Оборудование, материаловедение, механика и ...