Энциклопедия по машиностроению XXL

Оборудование, материаловедение, механика и ...

Статьи Чертежи Таблицы О сайте Реклама

Уровни абстракции

Различают три уровня абстракции для описания данных  [c.99]

Давний вопрос - каков механизм познавательной деятельности человека на высшем уровне абстракции - последовательность анализ - синтез — анализ или синтез —> анализ —> синтез Все большее число исследователей склоняется ко второму варианту. Это очень логично при встрече с объектом субъект охватывает eio целиком, но поверхностно (синтез - 1). Более детальное знакомство приводит к вычленению ряда свойств и особенностей (анализ). Расширив свое знание об объекте до определенной степени, субъект вновь способен охватить его целиком, во всей детализированной совокупности его качеств (синтез - 2). При этом конечное состояние знания субъекта качественно отличается от первоначального (рисунок 4.3).  [c.236]


Давний вопрос психологии и педагогики - каков механизм познавательной деятельности человека на высшем уровне абстракции - последовательность анализ синтез анализ или синтез анализ -э синтез Все большее число исследователей склоняется ко второму варианту. Это очень  [c.10]

Абстракция. Зависимость между двумя элементами, представляющими одну и ту же концепцию на разных уровнях абстракции  [c.351]

Приставка, указывающая на то, что объект соответствует более высокому уровню абстракции, чем уровень данных пользователя.  [c.302]

В работе [1 ] показано, что системы, являющиеся объектами теории автоматического управления, и конечные автоматы могут быть наделены одинаковой алгебраической структурой. Поэтому для гибридных функций, формально объединяющих аппарат логического и динамического уровней абстракции, должны быть определены алгебраические операции и не обязательно такая операция как дифференцирование.  [c.137]

Наиболее известные версии цифровых языков HDL будут рассмотрены в этой главе, но не сейчас. А сейчас давайте сосредоточимся на том, как некий абстрактный цифровой язык описания аппаратных средств (HDL) используется в проектировании цифровых микросхем. В первую очередь следует обратить внимание на то, что функциональные возможности цифровых микросхем могут быть представлены на различных уровнях абстракции. Эти уровни в большей или меньшей степени поддерживаются различными версиями HDL (Рис. 9.1).  [c.136]

Самым низким уровнем абстракции цифровых HDL является уровень транзисторных ключей, который определяется способностью описывать схему в виде таблицы соединений транзисторных ключей. Выше него находится уровень вентилей, который описывает схему в виде таблицы соединений простых логических вентилей и функций. Поэтому первые версии форматов таблиц соединений логических вентилей, формируемые с помощью программ ввода принципиальных схем, о которых говорилось в предьщущей главе, представляли собой, по существу простейшие версии языков описания аппаратных средств.  [c.137]

Оба уровня, транзисторных ключей и логических вентилей, можно отнести к структурному представлению устройства. Однако следует обратить внимание на то, что слово структурный имеет несколько значений, так как оно может также относиться к иерархической таблице соединений блоков устройства, где содержание каждого блока определено на любом уровне абстракции, изображенном на Рис. 9.1.  [c.137]

Высшим уровнем абстракции считается поведенческий, который поддерживается современными версиями HDL и обозначает возможность описывать поведение схемы, используя абстрактные логические структуры, например циклы и процессы. Этот уровень также подразумевает использование в выражениях алгоритмических элементов, таких как сумматоры и умножители. Например  [c.138]

Следующее поколение языков HDL, которые изначально предназначались для систем логического моделирования, поддерживало более сложные уровни абстракции, например RTL и некоторые поведенческие конструкции (имеются в виду языковые конструкции, описывающие поведенческие аспекты системы или устройства). Как будет показано ниже, эти версии языков описания аппаратных средств стали основой для первых по-настоящему HDL-ориентированных технологий проектирования.  [c.138]


Что касается уровней абстракции, показанных на Рис. 10.3, несомненно, источником самых точных данных будет временной анализ, выполняемый после разводки элементов. Однако результаты этого анализа будут чрезвычайно дорогими, и чтобы их получить, потребуется много времени. Процесс итерации на этом этапе, как правило, является тяжелой процедурой, поэтому разработчик всеми правдами и неправдами стараются избежать внесения изменений в устройство на этом этапе разработки.  [c.158]

Уровни абстракций синтеза 179  [c.179]

Уровни абстракций синтеза  [c.179]

Рис. 11.8. Уровни абстракции синтеза языка С/С++ Рис. 11.8. Уровни абстракции синтеза языка С/С++
Подводя ИТОГ, необходимо заметить, что ряд поставщиков САПР электронных систем выпускают системы многоязычного проектирования и тестирования, которые могут выполнять совместное моделирование устройств, описанных на разных уровнях абстракции.  [c.180]

Размеры и сложность электронных систем увеличиваются с каждым днём. Чтобы отслеживать эту проблему и поддерживать или, в большинстве случаев, увеличивать производительность, необходимо сохранить тенденцию повышения уровня абстракции для описания функциональности устройства и его проверки.  [c.188]

Кроме сложных операторов преобразования, таких как БПФ, также существуют менее сложные, например сумматоры, блоки вычитания, умножители, логические операторы, матричные вычисления и другие. При необходимости из этих простых операторов могут формироваться более сложные операторы преобразования сигналов, например БПФ. Результат работы каждой функции преобразования сигнала может быть использован как аргумент, т. е. входное значение, для одной или нескольких последующих функций преобразования и так далее до тех пор, пока вся система не будет представлена на высшем уровне абстракции.  [c.189]

Идея заключается в том, что можно описать и проверить устройство, используя иерархию функциональных блоков на системном (алгоритмическом) уровне абстракции. Насладившись вдоволь полученным устройством, можно создать таблицу соединений RTL-блоков и использовать её для передачи средствам низкоуровневого моделирования и синтеза. Эти блоки должны быть параметризованы на всех уровнях абстракции, в первую очередь для того, чтобы позволить точно определить такие параметры, как, например, ширину шины и другие.  [c.195]

Микро-, макро- и метауровни. В зависимости от сложности объекта при его проектировании используют большее или меньшее число уровней абстракции. Объединение уровней, родственных по характеру используемого математического аппарата, приводит к образованию трех укруп-  [c.145]

Для того, чтобы понять структуру пространства поиска, необходимо формализовать понятия (объекты, их характеристики и значения) и определить, как они могут связываться друг с другом при образовании гипотез, используемых для направления поиска. При этом необходимо ответить на следующие вопросы "являются ли понятия примитивными или они имеют внутреннюю структуру " "необходимо ли представлять причинные и пространственно-временные отнопшния между понятиями и должны ли они быть представлены явно " "необходима ли иерархия гипотез " "относится ли коэффициент определенности (или другие средства для выражения мнения) только к окончательным гипотезам или он необходим для промежуточных гипотез " "необходимо ли рассматривать понятия и процессы на различных уровнях абстракции "  [c.28]

Теоретическая механика — одна из важнейших дисциплин в техническом вузе. Решение задач по этой дисциплине всегда представляет определенную трудность для студента. Вызвано это многообразием тем или обилием уравнений и теорем, множеством методов, уровнем абстракции при решении задач или какими-либо другими причинами — неизвестно. Скорее всего, для студентов младших курсов все эти факторы вместе приводят к тому, что, по обпдему мнению, теоретическая механика, наряду с математикой и сопротивлением материалов, числится в технических вузах наиболее сложной дисциплиной.  [c.8]

Модель данных DIAM-1I [86] интересна тем, что разработана для использования на всех уровнях абстракции. Это дает возможность использовать ее на всем протяжении технологического процесса проектирования системы обраоотки данных, от построения информационной модели до выработки физической организации данных.  [c.22]


Многие ранние цифровые версии HDL понимали только структурные описания устройств в форме таблиц соединений вентилей или транзисторных ключей. Другие представители этого семейства языков, например ABEL, UPL или PALASM, использовались для описания функциональности программируемых логических устройств (ПЛУ). Эти языки поддерживали различные уровни функционального уровня абстракции, такие как булевы выражения, текстовые таблицы истинности, текстовые описания конечных автоматов см. гл. 3).  [c.138]

Незначительная проблема возникала при использовании систем логического моделирования и заключалась в том, что хотя эти средства и позволяли работать с моделями, описанными на высоких уровнях абстракции, с использованием поведенческих конструкций, но первые версии средств синтеза воспринимали описание функциональности устройства только до уровня регистровых передач. Вследствие этого инженеры были вынуждены выбирать для работы синтезопригодные подмножества HDL.  [c.139]

Как язык профаммирования, Verilog обладал достаточной мощью при работе на структурном (вентили и ключи) уровне абстракции (особенно в отношении моделирования задержек), отличался большой мощью на функциональном (булевы выражения и RTL) уровне абсфак-ции и поддерживал некоторые поведенческие (алгоритмические) консфукции (Рис. 9.5).  [c.144]

Язык VHDL отличался большой мощностью на функциональном (булевы выражения и RTL) и поведенческом (алгоритмическом) уровнях абстракции, а также поддерживал некоторые конструкции системного уровня. Однако он не оправдал своих возможностей при работе на структурном (вентили и ключи) уровне абстракции, особенно в части моделирования задержек.  [c.147]

System может поддерживать более высокие уровни абстракции, чем RTL, но их рассмотрение выходит за рамки этой главы более подробно они будуг описаны в гл. 11.  [c.149]

К сожалению, определение уровней абстракции несколько расплывчатое, размытое. Очевидно, это связано с тем, что каждый стремится внести свою лепту в это определение и придать этому определению только ему понятный смысл. Для начала рассмотрим описание различных уровней абстракции языка System (Рис. 11.4).  [c.170]

А можно пойти и по такому пути, как создание первоначального описания устройства с помощью конструкций системного, алгоритмического уровня или уровня транзакций языка System , которые могут быть использованы для верификации устройства на высоком уровне абстракций. Это описание может быть постепенно модифицировано и переведено на более низкий уровень регистровых передач System или уровень поведенческого синтеза.  [c.171]

Некоторые инженеры говорят, что хотя System относительно тяжело использовать для написания кода вручную и также тяжело производить синтез устройства (что делает его отчасти грубым языком спецификаций), но он предоставляет мощную основу для моделирования на разных уровнях абстракции с применением различных языков.  [c.173]

Независимо от типа используемого варианта допустим, что мы уже располагаем описанием устройства на расширенной версии языка / ++ на уровне, пригодном для использования средствами синтеза. В этом случае, снова повторюсь, существую два основных метода синтеза устройств. Один из них заключается в автоматическом переводе кода, выполненного на расширенном / ++, на языки ferilog или VHDL на уровне абстракций регистровых передач с последующем применением обычных средств RTL синтеза. Второй метод предусматривает использование собственных средств синтеза на основе расширенной версии языка / ++.  [c.175]

Создание промежуточного RTL весьма полезно и с той точки зрения, что на этом уровне абстракции разработчики аппаратуры производят соединение различных функциональных блоков, из которых состоит устройство. Большая часть модулей современных устройств обычно представлена в виде отдельных блоков интеллектуальной собственности, выполненных на уровне регистровых передач. Это значит, что промежуточный RTL-код весьма полезен при разработке, так как позволяет производить интефацию и проверку всей аппаратной части системы Рис. 11.7. Разработчики также могут воспользоваться всеми преимуществами существующих средств RTL-синтеза, которые очень хорошо продуманны, устойчивы к ошибкам и понятны пользователю.  [c.179]

Фундаментальное отличие различных подходов проектирования, основанных на языке / ++ и рассматриваемых в этой главе, определяется уровнями абстракций, которые они поддерживают. Так, хотя Systeme предусматривает возможность моделирования на системном, алгоритмическом и транзакционном уровнях, его средства синтеза работают на относительно низком уровне абстракции. Аналогично, хотя описания на расширенном / ++ более близки к чистому / ++, чем Systeme, и их моделирование выполняется быстрее, их синте-зопригодность далека от идеала.  [c.179]

При разработке представления схемы с помощью одной из рассмотренных здесь версий языка / ++ довольно часто на этом же языке создаются и наборы тестов. Эти тесты, как правило, используют языковые конструкции, которые не понятны многим низкоуровневым средствам, таким как преобразователь кода из / ++ в RTL. В этом случае, как и раньше, придётся вручную переносить тестовые воздействия из / ++ в VHDL/Verilog, с тем чтобы запустить их на системе моделирования RTL. Одним из преимуществ смешанных систем проектирования и тестирования заключается в том, что можно использовать тестовые воздействия языка / ++ при работе средств моделирования на уровнях абстракции RTL и вентилей. Не исключено, что кое-что придётся подкорректировать, но это всё же намного легче, чем начинать всё с нуля.  [c.181]

Не всё так просто устроено в этом мире, так как во всяком деле найдётся ещё один или несколько вариантов его реализации. Например, можно создать библиотеку функциональных блоков ЦОС на системном (алгоритмическом) уровне абстракции совместно с такой же эквивалентной библиотекой RTL для языков VHDL или Verilog.  [c.195]


Смотреть страницы где упоминается термин Уровни абстракции : [c.133]    [c.36]    [c.136]    [c.147]    [c.149]    [c.166]    [c.170]    [c.170]    [c.197]   
Смотреть главы в:

Проектирование на ПЛИС архитектура, средства и методы  -> Уровни абстракции

Проектирование на ПЛИС архитектура, средства и методы  -> Уровни абстракции



ПОИСК



Абстракция

Уровень абстракции логических вентилей

Уровни абстракций синтеза



© 2025 Mash-xxl.info Реклама на сайте