Уровень функционально-логический

Моделирование функциональных схем. Модели дискретных устройств, используемые при функционально-логическом проектировании, могут отражать моделируемый объект с разной степенью подробности. Поэтому иерархический уровень функционально-логического проектирования делится на частные уровни системы команд (СК), регистровых передач (РП), логический (вентильный). [c.102]

При проектировании цифровой вычислительной аппаратуры существует деление на иерархические уровни, отражающие логические элементы, функциональные узлы, функциональные устройства и функциональные комплексы. При более сложном объекте проектирования число уровней может быть больше. Например, при разработке ЭВМ уровень функциональных схем разбивается на подуровни проектирования логических и регистровых схем. [c.134]

Типичные иерархические уровни функционального проектирования БИС и СБИС функционально-логический (на котором проектируются функциональные и логические схемы) схемотехнический (на котором разрабатываются принципиальные электрические схемы функциональных узлов и ячеек) компонентный (на котором решаются задачи проектирования элементов интегральных схем). К типичным иерархическим уровням функционального проектирования ЭВМ относятся системный и функционально-логический. При этом функционально-логический уровень часто разделяют на уровни регистровых передач и вентильный. [c.9]

Определить величины и допуски для всех таких функциональных параметров, как усиление фазовый сдвиг запас по фазе устойчивость с обратной связью контурное усиление в переходном состоянии частота полное сопротивление нагрузки входное и выходное полные сопротивления напряжение ток мощность время нарастания сигнала форма сигнала смещение по постоянному току баланс шум, генерируемый в одном или нескольких элементах пределы регулирования устойчивость всех регулировок в зависимости от допусков, температуры, окружающих условий, старения и т. д. уровень детектирования для порогового детектора синхронизация специальные логические и защитные схемы. [c.37]

Логический уровень характеризуется использованием полных моделей, составляемых из моделей отдельных логических элементов (триггеров, элементов И — НЕ, ИЛИ — НЕ). Эти модели могут отражать выполнение логических функций с учетом (или без учета) временных задержек. Основные задачи, решаемые с помощью моделей этого уровня, — верификация функциональных и принципиальных схем дискретных устройств, анализ контролирующих и диагностических тестов. [c.102]

Все программы построены по единой логической схеме и используют изопараметрическую технику конечных элементов. Эта схема предполагает двухуровневую организацию каждой программы (рис. 8.9). Первый, он же высший, уровень включает только управляющую программу. Второй уровень включает пять сегментов. Структура каждого сегмента определяется его функциональным назначением и обычно включает несколько программных модулей. [c.141]

Каждый из функциональных блоков в вычислительной системе с шинной структурой может помещать дан-,ные на шину данных по запросу от ЦП. Блоки подключаются к шине данных с помощью логических элементов, которые в их обычном исполнении могут выводить на свои линии шины данных только уровни логического О и логической 1. К каждой линии шины данных подключаются выходы множества логических элементов, одна часть которых может иметь один логический уровень, а другая часть — другой уровень. В этих условиях фактическое состояние линии оказывается неопределенным, и возникает так называемый конфликт на шине, когда одно из выходных устройств пытается установить на линии один уровень, а другое устройство — другой уровень. [c.17]

Проектирование СБИС многоуровневое, каждый уровень характеризуется своим МО, используемым для моделирования и анализа схем. В функциональном проектировании выделяют уровни системный, регистровый (RTL — Register Transfer Level, уровень регистровых передач), логический, схемотехнический, компонентный (приборно-технологический). Общее название регистрового и логического уровней — уровень функционально-логический. Преобладает нисходящий стиль проектирования, при котором последовательно вьшолняются процедуры системного, регистрового и логического уровней. В этих процедурах широко используются ранее принятые унифицированные решения, закрепленные в библиотеках функциональных ячеек, например, сумматоров, мультиплексоров, регистров и т. п. Эти библиотеки разрабатывают с помощью процедур схемотехнического и компонентного проектирования вне маршрутов проектирования конкретных СБИС. [c.224]

В тех случаях, когда число компонентов в исследуемой системе превьппает некоторый порог, сложность модели системы на макроуровне вновь становится чрезмерной. Поэтому, принимая соответствующие допущения, переходят на функционально-логический уровень. На этом уровне используют аппарат передаточных функций для исследования аналоговых (непрерывных) процессов или аппарат математической логики и конечных автоматов, если объектом исследования является дискретный процесс, т. е. процесс с дискретным множеством состояний. [c.86]

Уровень системы команд характеризуется представлением проектируемого устройства в виде взаимосвязанной совокупности программно-доступных функциональных узлов и устройств оперативной и сверхоперативной памяти, арифметико-логического устройства, регистра команд, регистров общего назначения и т. п. Модели этого уровня описывают процессы выполнения различных команд и фрагментов программ и используются для проверки соответствия предложенной функциональной схемы заданным для ЭВМ принципам функционирования и системе команд. [c.102]

Следующий, более сложный уровень HDL, определяется способностью поддерживать функциональные представления устройства, которые включают в себя набор конструктивов. Нижняя граница этого уровня определяется способностью описывать функцию с помощью булевых (логических) выражений. Например, если представить, что имеется набор сигналов, которые называются Y, SELE T, DATA-A и DATA-B, то можно описать функциональность простого 2 1 мультиплексора с помощью следующего булевого выражения [c.137]

Уровень регистровых передач (register transfer level, RTL) — для того, чтобы охарактеризовать функциональность электронной схемы, используется язык описания аппаратных средств (HDL). Если с помощью этого языка описывается работа цифрового устройства, то для этого могут использоваться различные уровни абстракции. Самым простым уровнем является таблица соединений логических элементов, в которой функциональность цифровой схемы описывается в виде набора простейших логических элементов (И, ИЛИ, И-НЕ, ИЛИ-НЕ и так далее) и соединений между ними. Более сложный (более высокий) уровень абстракции называется регистровых [c.394]

Энциклопедия по машиностроению XXL

Оборудование, материаловедение, механика и ...