Маршруты функционально-логического проектирования

Маршруты функционально-логического проектирования [c.99]

Автоматизация микропрограммирования. Маршруты функционально-логического проектирования начинаются с разработки алго- [c.100]

При большой степени детализации маршруты представляются состоящими из проектных процедур, например для БИС имеем разработку алгоритма функционирования, абстрактный синтез конечного автомата, структурный синтез функциональной схемы, верификацию проектных решений функционально-логического проектирования, разбиение функциональной схемы, ее покрытие функциональными ячейками заданного базиса, размещение, трассировку, контроль соблюдения проектных норм и соответствия электрической и топологической схем, расслоение общего вида топологии, получение управляющей информации для фотонаборных установок. Возможна еще большая детализация маршрута с представлением проектных процедур совокупностями проектных операций, например структурный синтез функциональной схемы БИС можно разложить на следующие операции поиск эквивалентных состояний конечного автомата, реализацию памяти, кодирование состояний, определение функций выхода и возбуждения элементов памяти, синтез комбинационной части схемы. [c.357]

Примеры маршрутов проектирования. Рассмотрим типичный маршрут проектирования ЭВМ на БИС. Проектирование начинается с разработки алгоритмов, реализуемых аппаратной частью ЭВМ. Алгоритмы записываются на одном из языков описания регистровых структур или микропрограмм. Модель ЭВМ, полученная на уровне регистровых передач, отрабатывается с помощью предлагаемых разработчиком тестов. Далее последовательно выполняются процедуры преобразования алгоритмического описания в функциональную схему, в которой элементами являются функциональные узлы, и покрытия этой схемы функциональными ячейками избранной топологии. Функционально-логическое проектирование завершается выполнением логической верификации, во время которой проверяется соответствие полученной схемы из функциональных ячеек исходному алгоритму функционирования. Обнаруженные ошибки устраняются путем возврата и повторного выполнения предыдущих процедур. [c.16]

САПР создается как иерархическая система, реализующая комплексный подход к автоматизации на всех уровнях проектирования. Так, в САПР технологических процессов обычно включают подсистемы структурного, функционально-логического и элементного проектирования (разработки принципиальной схемы технологического процесса, проектирования маршрута, проектирования операции, разработки управляющих программ для оборудования с ЧПУ). Иерархическое построение САПР относится также к специальному программному обеспечению и к техническим средствам (центральный вычислительный комплекс и автоматизированные рабочие места). [c.210]

САПР создается как иерархическая система, реализующая комплексный подход к автоматизации на всех уровнях проектиро-вапня. Блочно-модульный иерархический подход к проектированию сохраняется при примепении САПР. Так, в технологическом проектнроБаипи механосборочного производства обычно включают подсистемы структурного, функционально-логического и элементного проектирования (разработка принципиальной схемы технологического процесса, проектирование технологического маршрута, проектирование операции, разработка управляющих программ для станков с ЧПУ). Возникает необходимость обеспечения комплексного характера САПР, т. е. автоматизации на всех уровнях проектирования. Иерархическое построение САПР относится не только к специальному программному обеспечению, [c.110]

Все процедуры, кроме 7, должны выполняться с по-мош,ью КТС САПР. Для КТС принята двухуровневая структура, включающая ЦВК и АРМ, связь между которыми осуществляется через связной процессор. Предполагается, что рассматриваемое АРМ имеет четыре рабочих места (РМ) и предназначено для обслуживания инженеров-схемотехников, а ЦБК связан со многими АРМ, реализующими маршруты приборно-технологического, функционально-логического и топологического проектирования. [c.362]

Проектирование СБИС многоуровневое, каждый уровень характеризуется своим МО, используемым для моделирования и анализа схем. В функциональном проектировании выделяют уровни системный, регистровый (RTL — Register Transfer Level, уровень регистровых передач), логический, схемотехнический, компонентный (приборно-технологический). Общее название регистрового и логического уровней — уровень функционально-логический. Преобладает нисходящий стиль проектирования, при котором последовательно вьшолняются процедуры системного, регистрового и логического уровней. В этих процедурах широко используются ранее принятые унифицированные решения, закрепленные в библиотеках функциональных ячеек, например, сумматоров, мультиплексоров, регистров и т. п. Эти библиотеки разрабатывают с помощью процедур схемотехнического и компонентного проектирования вне маршрутов проектирования конкретных СБИС. [c.224]

Прюектирование технологических процессов включает в себя ряд взаимосвязанных иерархических уровней разработку принципиальной схемы технологического процесса проектирование технологического маршрута обработки деталей (или сборки изделий) проектирование операций подготовку управляющих программ для оборудования с ЧПУ. Широкое применение находят как структурно-логические табличные, сетевые, перестановочные, так и функциональные ММ. В промышленности созданы системы технологической подготовки производства, включающие несколько подсистем (систем) автоматизированные системы проектирования технологических процессов механической обработки, сборки, заготовительного производства, оценки технологичности конструкций изделий и др. [c.91]

В маршрутах проектирования БИС и СБИС к числу основных проектных процедур относятся верификация логических и функциональных схем, синтез и анализ тестов. В этих процедурах требуется многократное выполнение моделирования логических схем. Однако высокая размерность задач логического моделирования (СБИС насчитывают.десятки—сотни тысяч вентилей) существенно ограничивает возможности многовариантного анализа. Так, современные программы анализа логических схем на универсальных ЭВМ могут обеспечить скорость моделирования приблизительно 10 вентилей в секунду (т. е. на анализ реакции схемы из 10 вентилей на один набор входных воздействий затрачивается 1 с машинного времени), что значительно ниже требуемого уровня. Преодоление затруднений, обусловливаемых чрезмерной трудоемкостью вычислений, происходит в двух направлениях. Первое из них основано на использовании общих положений блочно-иерархического подхода и выражается в переходе к представлениям подуровня регистровых передач, рассмотренным в 4.7. Второе направление основано на применении специализированных вычислительных средств логического моделирования, называемых спецпроцессорами или машинами логического моделирования (МЛМ), Важно отметить, что появление СБИС не только порождает потребности в таких спецпроцессорах, но и обусловливает возможности их создания с приемлемыми затратами. Разработанные к настоящему времени МЛМ функционируют совместно с универсальными ЭВМ и обеспечивают скорость моделирования 10 —10 вентилей в секунду. [c.254]

Энциклопедия по машиностроению XXL

Оборудование, материаловедение, механика и ...