ПОИСК Статьи Чертежи Таблицы Маршруты функционально-логического проектирования из "Основы теории и проектирования САПР " Основные задачи функционально-логического проектирования цифровой аппаратуры разработка алгоритмов, реализующих воплощаемые в аппаратуре функции, синтез и верификация функциональных и принципиальных схем, контролирующих и диагностических тестов. [c.99] Особенности автоматизации функционально-логического проектирования. Содержательная сторона создаваемых алгоритмов, реализуемых аппаратно и программно, определяется человеком. Средства автоматизации используются для ускорения и облегчения предст авления результатов проектирования в нужной форме. Проектировщик может записывать алгоритмы на удобном высокоуровневом языке. Преобразования алгоритмов из одной формы в другую, документирование результатов, контроль правильности и выявление ошибок можно в значительной мере автоматизировать. Такая автоматизация применительно к разработке программного обеспечения осуществляется в инструментальных подсистемах САПР (см. 11.2). Автоматизация разработки микропрограмм имеет свою специфику и реализуется в специальных подсистемах проектирования микропрограммируемых структур. [c.99] Основной способ верификации схем при функционально-логическом проектировании — моделирование процессов в схеме при подаче на ее входы специальных тестовых воздействий. Для полного контроля работоспособности комбинационной схемы нужно выполнить столько вариантов моделирования, сколько различных комбинаций сигналов может появиться на ее входах. В последовательностной схеме проявление каждого входного воздействия зависит от состояния, в котором схема находилась перед возбуждением, т. е. от состояния ее элементов памяти. Если в схеме имеется п входов и пг элементов памяти, то оценкой числа вариантов моделирования оказывается значение 2 + . Практическая реализация такого большого числа вариантов невозможна, необходимо уметь создавать тесты существенно меньшей длины и обеспечивающие достаточную полноту контроля. Важность проблемы тестирования обусловлена тем, что тесты нужны не только для верификации при проектировании схем, но и для контроля продукции в процессе производства. [c.100] Значение автоматизации функционально-логического проектирования возросло после перехода к элементной базе на БИС и будет расти по мере повышения степени интеграции. Это обусловлено следующими основными причинами расширением технологических возможностей изготовления разнообразных специализированных БИС и СБИС и увеличением потока заказов на проектирование резким ростом требований к уровню бездефектности проектирования. [c.100] Если в ЭВМ на схемах средней степени интеграции (СИС) устранение дефекта (ошибки проектирования) сводилось к замене микросхемы (или связи), то в ЭВМ на БИС устранение дефекта влечет повторное выполнение цикла проектирования и изготовления микросхемы. Соответственно увеличиваются затраты времени на устранение дефекта с одного дня до 4... 10 недель. Поэтому минимально допустимый уровень бездефектности для проектирования на матричных БИС оценивается в 75%, а для проектирования ЭВМ на полностью заказных БИС составит 95...98%. Такой уровень бездефектности достижим только в системах проектирования с высокой степенью автоматизации. [c.100] Трансляция производится с входного на машинный язык микропрограммирования и включает ряд операций анализ лексический и синтаксический исходного текста, оптимизацию МП, размещение объектной микропрограммы в памяти. [c.101] Документирование заключается в получении распечаток МП на входном и объектном языках, носителей с управляющей информацией для прошивки памяти микропрограммного устройства управления. [c.102] Моделирование функциональных схем. Модели дискретных устройств, используемые при функционально-логическом проектировании, могут отражать моделируемый объект с разной степенью подробности. Поэтому иерархический уровень функционально-логического проектирования делится на частные уровни системы команд (СК), регистровых передач (РП), логический (вентильный). [c.102] Уровень системы команд характеризуется представлением проектируемого устройства в виде взаимосвязанной совокупности программно-доступных функциональных узлов и устройств оперативной и сверхоперативной памяти, арифметико-логического устройства, регистра команд, регистров общего назначения и т. п. Модели этого уровня описывают процессы выполнения различных команд и фрагментов программ и используются для проверки соответствия предложенной функциональной схемы заданным для ЭВМ принципам функционирования и системе команд. [c.102] Уровень регистровых передач — на нем элементами составляемой модели дискретного устройства являются модели регистров и схем межрегистровых передач. С помощью моделей этого уровня проверяется правильность реализации заданных алгоритмов функционирования, временных диаграмм устройства без конкретизации аппаратной реализации и учета особенностей элементной базы. [c.102] Логический уровень характеризуется использованием полных моделей, составляемых из моделей отдельных логических элементов (триггеров, элементов И — НЕ, ИЛИ — НЕ). Эти модели могут отражать выполнение логических функций с учетом (или без учета) временных задержек. Основные задачи, решаемые с помощью моделей этого уровня, — верификация функциональных и принципиальных схем дискретных устройств, анализ контролирующих и диагностических тестов. [c.102] При проектировании часто возникает необходимость моделирования объекта с одновременным использованием представлений различных иерархических уровней для разных частей объекта. Такое моделирование называется многоуровневым. Если в многоуровневой модели используются уравнения разных типов (например, логические и ОДУ), то модель называется смешанной. В САПР применяются модели логико-электрические, распределенно-сосредо-точенные, с сочетанием представлений уровней логического и РП. [c.103] Входные языки логического уровня чаще всего создаются как непроцедурные. Описание схемы на входном языке задается в виде списка элементов моделируемой схемы. В каждой строке списка указываются тип очередного элемента, его имя или имена его выходов, связи входов элемента с выходами других элементов, возможно указание задержки. Все связи имеют свои имена, обычно совпадающие с именами соответствующих выходов элементов. Отдельные строки служат для перечисления выходов элементов, являющихся выходами всей схемы, и задания входных последовательностей, реакция на которые должна быть получена как результат моделирования. [c.103] Входные языки уровней СК и РП, как правило, являются процедурными. В них обычно имеются средства для описания как процессов функционирования моделируемых схем, так и алгоритмов, которые должны быть реализованы в проектируемой схеме. К языкам этого типа относятся, например, языки микропрограммирования структурного уровня, охарактеризованные выше, например язык МАКРООПЕРАТОР. [c.103] Развитые языки уровня РП — МОДИС-В78 для программно-методического комплекса ПРАМ 2.1 и ЬОЬ, используемый в ряде программных систем логического моделирования и синтеза. [c.104] Язык ООЬ имеет средства для описания декларативных и процедурных данных. Декларативные данные — это список фрагментов, являющихся составными частями объекта — единицами аппаратных средств. В языке ВОЬ допускаются следующие типы фрагментов память, регистр, генератор периодических сигналов, элемент задержки передачи, комбинационная схема, типовой логический фрагмент, совокупность контактов. Описание фрагмента включает его имя (идентификатор) и номера разрядов. Например, запись РЕ В[4 8] в декларативной части означает объявление разрядов 4...8 в регистре В. Процедурные данные содержат описание взаимосвязей и взаимодействий фрагментов, следовательно, являются описанием алгоритма функционирования устройства. Это описание состоит из операторов, в которых операндами являются обозначения переменных на контактах или выходах фрагментов функциональной схемы. В языке ВОЕ имеются группы операторов логических, условных, сдвига, счета и др. [c.104] Вернуться к основной статье