VITAL

Совмещенное проектирование аппаратных и программных частей успешно применяется при проектировании систем на кристалле (So - System-on- hip) для встроенной аппаратуры. При этом аппаратная часть целевого процессора представляется моделью уровня системы команд. Модель может быть описанием архитектуры процессора или расписанием работы шины процессора на языке VHDL, но возможно использование и аппаратного тестера. При этом скорость моделирования сравнительно невелика. Повышения производительности достигают в том случае, если моделирование операций обращения к памяти выполняют не в аппаратном, а в логическом симуляторе. [c.131]

Результаты логического синтеза в виде VHDL- или Verilog-опи-сания используются далее для синтеза тестов и поступают на этап конструкторского проектирования СБИС. [c.133]

Благодаря ISO 13584 различные прикладные САПР могут разделять данные из обобщенных баз, беспрепятственно обмениваться данными о типовых компонентах. Описание библиотечных моделей дается на языке Express. Для описания структуры частей, вводимых определений и других текстовых фрагментов используется язык SGML. Поведенческие модели электронных компонентов могут быть выражены с помощью язьпса VHDL. [c.161]

В VHDL имеются средства для поведенческих и структурных описаний [10]. [c.267]

Описание схемы на языке VHDL включает две части. [c.267]

Первая часть - описание схемы как компонента некоторой над-системы, т.е. это прежде всего описание интерфейсов схемы с внешней средой. Вид этой части, называемой супщостъю - entity (здесь и далее принято выделение служебных слов языка VHDL полужирным шрифтом, а нетерминальных символов - курсивом) [c.267]

В VHDL применяются операторы присваивания, назначения сигнала, управления, вызова процедур и ряд других. В арифметических выражениях, встречающихся в операторах, используются знаки операций + (сложение), - (вычитание), (умножение), [c.271]

Моделирование в VHDL осуществляется событийным методом. Реализуется этот метод благодаря не только учету задержек, но и специальным механизмам, таким, как оператор pro ess или охраняемые блоки. [c.274]

В языке VHDL допускаются смешанные описания, имеющие место в том случае, если в архитектурном теле одновременно присутствуют как операторы поведенческого моделирования, так и элементы структурного охшсания. Например [c.276]

Форма представления процедур и функций в VHDL аналогична формам, используемым во многих алгоритмических язьпсах. Вид описания процедуры [c.277]

В пакеты оформляются части описаний, используемые неоднократно в разных местах VHDL-модели. Пакет имеет форму [c.277]

Как уже отмечалось, в программах моделирования на VHDL используется событийный метод. Можно вьщелитъ две фазы моделирования. На первой из них устанавливаются исходные значения переменных и сигналов, настраиваются внешние сигналы, модельное время устанавливается в нуль. Вторая фаза - моделирование до истечения установленного времени Т. [c.278]

Рассмотрим примеры моделей схем на языке VHDL. [c.278]

Пусть требуется разработать VHDL-модель восьмиразрядного комбинационного сумматора. Логика работы схемы одного разряда сумматора задана в виде табл. 2.12. Тогда модель одноразрядного сумматора может быть представлена в следующем виде [c.285]

Введение в язык VHDL-AMS средств аналогового, многоаспектного и смешанного моделирования потребовало реализации следующих возможностей [70]. Во-первых, это появление средств описания дифференциальных и алгебраических уравнений. При этом подразумевается наличие в интерпретаторе языка VHDL-AMS [c.287]

Энциклопедия по машиностроению XXL

Оборудование, материаловедение, механика и ...