ПОИСК Статьи Чертежи Таблицы Особенности формальной верификации из "Проектирование на ПЛИС архитектура, средства и методы " Еще совсем недавно большинство разработчиков рассматривали термин формальная верификация как синоним проверки на эквивалентность. В рамках рассматриваемого материала проверка на эквивалентность представляет собой средство, использующее формальные, строгие математические методы сравнения двух разных представлений устройства, скажем RTL-описания и таблицы соединений вентилей. Такая проверка проводится для определения, имеют эти представления одинаковую функциональность от входов до выходов или нет. [c.263] В сущности, проверка на эквивалентность может рассматриваться как подвид формальной верификации, называемый верификация модели (Model he king) Эта проверка относится к методам, используемым для анализа пространственного состояния системы с целью проверки достоверности её определенных характеристик, которые обычно описываются в вше утверждений. [c.263] И в завершении этих рассуждений уточню под формальной верификацией мы будем понимать именно верификацию модели. Также замечу, что существует и другая категория формальной верификации, известная как автоматизированные рассуждения, которые для тестирования устройств используют логику, больше напоминающую формальное математическое доказательство, и применение этого вида тестирования имеет свои характерные особенности. [c.263] Вернуться к основной статье