ПОИСК Статьи Чертежи Таблицы Дешифрирование адреса из "Отладка микропроцессорных систем " В типичной вычислительной системе для хранения программ и временного хранения данных используется большое число микросхем памяти. Кроме того, имеется несколько входных и выходных портов для взаимодействия с внешними устройствами. ЦП должен селективно разрешать работу каждой микросхеме памяти, входному или выходному порту, когда они должны воспринимать данные с щины данных или помещать данные на нее. Сам ЦП не может сформировать отдельные выбирающие (селектирующие) сигналы для каждой из микросхем, имеющихся в системе. Выбирающие сигналы необходимо выделить из информации на шине адреса и сопроводить их соответствующими сигналами шины управления. [c.20] Конечно, имеются исключения из общего правила, когда емкость микросхемы меньше 1К или ее ячейки имеют меньше 8 бит. Общий принцип выбора микросхем остается тем же самым, а изменяются только детали подключений, которые и учитывают тип применяемых микросхем. В малых или дешевых системах применяются отдельные входные и выходные порты, что требует однозначного дешифрования их адресов по информации на шине адреса. Для упрощения схем дешифраторов портам обычно присваивается блок адресов памяти, и любой из этих адресов разрешает работу порта. Однако в настоящее время заметна тенденция использовать в микрокомпьютерах программируемые микросхемы ВВ, в которых имеются несколько ячеек, предназначенных для выполнения функций ВВ, и внутренний дешифратор для выбора конкретной ячейки. [c.21] Отметим, что на рис. 1.8 единственной адресной информацией являются старшие линии адреса, подаваемые в логику выбора микросхем. Следовательно, этот простой входной порт будет представлен в системной карте памяти всеми адресами, по которым формируется сигнал выбора блока, а однозначного адреса у него нет. [c.24] СОСТОЯНИЯ выходов микросхемы 74LS273 не изменялись из-за ошибочного задания операции считывания. [c.25] В большинстве микрокомпьютеров в качестве логики выбора микросхем применяется дешифратор. В случае 8-битного микропроцессора с 16 линиями в шине адреса все пространство памяти 64К разделяется на 16 блоков по 4К с помощью четырехвходового ТТЛ-дешифратора 74154. Рис. 1.11 иллюстрирует применение дешифратора, который декодирует 4 старшие линии шины адреса — i4i5 на 16 выходов по адресным границам с дискретностью 4К. [c.25] Двоичным код на четырех входных линиях вызывает на одной из 16 выходных линий изменение пассивного состояния логической 1 на активное состояние логического О, если два разрешающих входа 01 и Ог находятся в активных состояниях. Если, например, работа микросхемы разрешена сигналами С и Ог и на входы подан двоичный код 0000, то выход Уо окажется в активном состоянии логического О , а все остальные выходы останутся в пассивных состояниях логической 1 . [c.26] Во многих небольших системах, например, в специализированных промышленных контроллерах, не требуется использовать все имеющееся адресное пространство. Сигналы выбора блоков могут потребоваться на границах, меньших адресных границ 4К, показанных на рис. 1.11. Если существующие требования можно удовлетворить при наличии памяти меньше 16К и применить микросхемы с емкостью 1К, схему на рис. 1.11 следует изменить, подав на входы дешифратора 74154 линии адреса Лю—Л13. От дешифратора получается 16 выходов на границах 1К, а младшие 10 линий адреса Ло— Лд подаются на все микросхемы памяти 1К. [c.26] КОВ ПО 1К. Отметим, в данной схеме сигнал разрешения работы ПЗУ (СЕ) обусловлен управляющим сигналом / / , чтобы предотвратить возникновение конфликта на щине. [c.27] При соответствующем выборе дешифраторов адреса и линий адреса можно разделить пространство памяти -на блоки любого размера. Если применяемые микросхемы памяти имеют организацию, меньщую формата слова компьютера, их следует включить параллельно с образованием блока памяти, ширина которого равна требуемому формату слова. [c.27] ПЫХ и полагает, что ЗУПВ является байтной микросхе-мой. Такие же рассуждения относятся и к микросхемам памяти с организацией Л Х1. но для образования блока памяти с байтной структурой потребуется включить параллельно восемь микросхем. [c.28] Вернуться к основной статье