ПОИСК Статьи Чертежи Таблицы Опции программы верификации из "Система проектирования печатных плат Protel " Механизм проверки правил электрических соединений обнаруживает большое количество электрических ошибок различных типов (например, замыкания цепей и наличие неиспользуемых входов логических элементов). [c.134] В отчет помещаются физические цепи, обозначенные несколькими идентификаторами цепей с разными именами. [c.135] Добавлять маркеры ошибок (Add Error Markers). При установке этого флага на листе схемы размещаются специальные маркеры в местах бесспорных и возможных ошибок, отраженных в отчете. В редакторе схем имеются специальные средства, позволяющие легко перемещаться от маркера к маркеру. [c.135] Вернуться к основной статье